MOSトランジスタミスマッチと差動利得ばらつきに関する一考察

カテゴリ: 研究会(論文単位)

論文No: ECT09093

グループ名: 【C】電子･情報･システム部門　電子回路研究会

発行日: 2009/10/29

タイトル(英語): A Design Consideration for Minimizing Variation in Differential Gain

著者名: 長谷川 健(諏訪東京理科大学),青木 正和(諏訪東京理科大学),山脇 大造(日立製作所中央研究所),田中 聡(日立製作所中央研究所)

著者名(英語): Ken Hasegawa(Tokyo University of Science,Suwa),Masakazu Aoki(Tokyo University of Science,Suwa),Taizo Yamawaki(Central Research Lab.,Hitachi Ltd.),Satoshi Tanaka(Central Research Lab.,Hitachi Ltd.)

キーワード: 差動利得ばらつき|MOSトランジスタミスマッチ|しきい値電圧ばらつき|電流ファクタばらつき|variation in differential gain|MOS transistor mismatch|threshold voltage variation|current factor variation

原稿種別: 日本語

PDFファイルサイズ: 461 Kバイト