CMOSFETにおけるゲート電圧劣化係数の一考察と抽出回路の実現

カテゴリ: 研究会(論文単位)

論文No: ECT09115

グループ名: 【C】電子･情報･システム部門　電子回路研究会

発行日: 2009/11/12

タイトル(英語): A study of gate voltage degradation coefficient on CMOSFET and its extraction circuit implementation

著者名: 下田 亮(明治大学),高窪 かをり(明治大学)

著者名(英語): Ryo Shimoda(Meiji University),Kawori Takakubo(Meiji University)

キーワード: ゲート電圧劣化係数|パラメータ抽出回路|基板効果|弱反転領域|拡散電流|電圧減算回路|gate voltage degradation coefficient|parameter extraction circuit|body effect|weak inversion|diffusion current|voltage subtractor

原稿種別: 日本語

PDFファイルサイズ: 587 Kバイト