ΔΣ変調器とハイパスミスマッチシェーパーを用いた自己校正型パイプラインADC

カテゴリ: 研究会(論文単位)

論文No: ECT10005

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/01/21

タイトル(英語): A pipelined ADC using background calibration with high-pass mismatch shaper and Delta-sigma modulation

著者名: 二岡 祐一(法政大学),小松 直樹(法政大学),高橋 翔太郎(法政大学),安田 彰(法政大学)

著者名(英語): Futaoka Yuichi(Hosei University),Komatsu Naoki(Hosei University),Takahashi Shotarou(Hosei University),Yasuda Akira(Hosei University)

キーワード: ＡＤ変換器|パイプライン|キャリブレーション|キャパシタ

要約(日本語): パイプラインADCは高速動作に適しているが、内部DACを構成するキャパシタの製造誤差により発生するミスマッチがSNR、THDを劣化させてしまうため、キャリブレーションが必要である。従来方式では完全にはミスマッチを検出出来なかったが、ハイパス型ノイズシェーピングダイナミックエレメント法を用いたミスマッチシェーパー、及びΔΣ変調器を用いて、キャパシタミスマッチをシェーピングして高い検出精度が得られる事をシミュレーションで確認した。

原稿種別: 日本語

PDFファイルサイズ: 684 Kバイト