ＰＴＡＴ電圧発生回路を用いたＣＭＯＳディジタル回路のリーク電流の削減

カテゴリ: 研究会(論文単位)

論文No: ECT10017

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/01/22

タイトル(英語): Leakage Reduction Using a PTAT Voltage Generator for CMOS Digital Circuits

著者名: 土井 誠(中央大学),高窪 統(中央大学),高窪 かをり(明治大学)

著者名(英語): Doi Makoto(Chuo University),Takakubo Hajime(Chuo University),Takakubo Kawori(Meiji University)

キーワード: リーク電流|ＤＩＢＬ効果|低消費電力|弱反転領域|ＰＴＡＴ電圧|leakage current|DIBL effect|low power|weak inversion region|PTAT voltage

要約(日本語): ＣＭＯＳディジタル回路の待機時におけるリーク電流は、温度上昇に伴って増加する。本稿では温度上昇によるリーク電流の増加を抑制するために、絶対温度に比例する電圧（ＰＴＡＴ電圧）を利用することで、ディジタル回路のしきい電圧が温度上昇に伴って大きくなるようなＭＯＳスイッチを提案する。提案したＭＯＳスイッチが従来のＭＯＳスイッチよりも高温下にあるインバータチェインのリーク電流を削減できることを示す。

原稿種別: 日本語

PDFファイルサイズ: 889 Kバイト