誘導性素子を用いないCMOS低雑音増幅回路の特性比較

カテゴリ: 研究会(論文単位)

論文No: ECT10022

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/01/22

タイトル(英語): A Comparison of inductor-less CMOS Low Noise Amplifiers

著者名: 大井 陽一郎(東京工業大学),佐藤 広生(東京工業大学),レディアン ニコデムス(東京工業大学),高木 茂孝(東京工業大学)

著者名(英語): Youichiro Ooi(Tokyo Institute of Technology),Sato Hiroki(Tokyo Institute of Technology),Retdian Nicodimus(Tokyo Institute of Technology),Takagi Shigetaka(Tokyo Institute of Technology)

キーワード: 低雑音増幅回路|ＣＭＯＳプロセス|線形回路|特性比較|LNA|CMOS process|Linear circuit|performance comparison

要約(日本語): CMOSプロセス集積化を前提とした低雑音増幅回路(LNA)を設計する場合、電圧利得や帯域や雑音指数など多くの性能指標を満たす必要がある。本稿の目的は、低雑音増幅器の基礎となる回路構造と、性能指標との関係を明らかにすることである。性能指標の理論式を求め比較し、各回路方式ごとの性能の限界や優劣を導き、シミュレーションによって確認した。

要約(英語): This paper presents a generic comparison among three amplifier topologies used in CMOS LNA (Low Noise Amplifier) to clear differences of their characteristics which depends on each structure. The comparison employs an ideal transconductor, parasitic capacitors, and resistors as a model of the LNAs for simplicity, and frequency response, noise factor, and power dissipation have been evaluated by using the model.

原稿種別: 日本語

PDFファイルサイズ: 795 Kバイト