コモンセントロイド配置によるCMOS OTAのCMRR改善効果の評価

カテゴリ: 研究会(論文単位)

論文No: ECT10034

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/03/25

タイトル(英語): Evaluation of CMRR Improvement in CMOS OTA Due to Common-Centroid Layout Technique

著者名: 澤本 岳秀(北見工業大学),桑原 浩一 *現在 ミツミ電機株式会社 (北見工業大学　*現在　ミツミ電機株式会社),谷本 洋(北見工業大学),原口 大((株)ルネサス テクノロジ)

著者名(英語): Sawamoto Takehide(Kitami Institute of Technology),Kuwahara Koichi *MITSUMI ELECTRIC CO (Kitami Institute of Technology *MITSUMI ELECTRIC CO.,LTD.),LTD (Kitami Institute of Technology),Tanimoto Hiroshi(Kitami Institute of Technology),Haraguchi Masaru(Renesas Technology Corp.)

キーワード: コモンセントロイド配置|ＯＴＡ|ＣＭＲＲ|Common-Centroid Layout|OTA|CMRR

要約(日本語): CMOS OTAの同相除去比CMRRが, トランジスタのコモンセントロイド配置により, どの程度改善されるかを0.15μｍCMOSプロセスを用いた試作により評価した. OTAは我々の提案した, インバータを用いて構成しフィードフォーワードで同相除去するタイプである. 同一チップ上の非コモンセントロイド配置のものと比較したところ, 良好なCMRRを維持できる同相入力範囲が大幅に改善された.

要約(英語): Common-mode rejection ratio (CMRR) deviation due to mismatching among MOS transistors in feedforward type OTA has been evaluated for chips fabricated with and without common-centroid layout technique. The mesured common-mode voltage gain (CMVG) data for 10 samples are evaluated by averaged CMVG and its relative variation to input common-mode dc bias point. The results clearly indicate the effectiveness of the common-centroid layout for an OTA in an 0.15 μm CMOS process to have better CMRR performance.

原稿種別: 日本語

PDFファイルサイズ: 1,121 Kバイト