スイッチドキャパシタ容量比検出回路の低消費電力化に関する検討

カテゴリ: 研究会(論文単位)

論文No: ECT10036

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/03/25

タイトル(英語): A study for reducing power consumption of a switched-capacitor interface for capacitance transducers

著者名: 小川 覚美(山梨大学)

著者名(英語): Ogawa Satomi(University of Yamanashi)

キーワード: スイッチドキャパシタ回路|差動容量型センサ|サンプル／ホールド回路|switched-capacitor circuit|differential capacitance transducer|sample/hold circuit

要約(日本語): 低消費電力動作可能なスイッチドキャパシタ容量比検出回路の構成について述べられている。回路はCMOS集積化に適しており、ポータブル機器への搭載が可能である。HSPICEシミュレーションによって、従来回路と比較して消費電力が低減できることを示している。

要約(英語): In this paper, a low-power consumption switched-capacitor interface for differential capacitance transducers is described. Performances of the proposed interface are simulated by HSPICE using a 0.35 um n-well CMOS process parameter. The results have demonstrated that proposed interface offers lower-power consumption.

原稿種別: 日本語

PDFファイルサイズ: 597 Kバイト