6.5Gb/s SerDes 試験に適用可能なダイナミック任意ジッタ印加手法

カテゴリ: 研究会(論文単位)

論文No: ECT10043

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/03/25

タイトル(英語): Dynamic Arbitrary Jitter Injection Method for >6.5Gb/s SerDes Testing

著者名: 藤部 亮(株式会社アドバンテスト),渡邊 大輔(株式会社アドバンテスト),岡安 俊幸(株式会社アドバンテスト)

著者名(英語): FUJIBE Tasuku(ADVANTEST CORPORATION),WATANABE Daisuke(ADVANTEST CORPORATION),OKAYASU Toshiyuki(ADVANTEST CORPORATION)

キーワード: ジッタ印加|ジッタ耐性試験|パターン相関ジッタ|タイミング発生器|ＬＳＩテスタ|jitter injection|jitter tolerance test|pattern correlated jitter|timing generator|LSI tester

要約(日本語): 高速インタフェースのジッタ耐性試験のために、ダイナミックに任意のジッタを印加できる機能を実現した。本方式では、試験パターンに同期したジッタの印加も可能である。我々は、90nm CMOSプロセスによる6.5Gb/sの高速・高精度タイミング発生器に本方式を実装し、その有用性を実証した。ジッタ印加機能による電力やエリアの増加はほぼゼロであり、超多ピンテスタの全ピンに本機能を実装することも可能である。

要約(英語): A dynamic arbitrary jitter injection method that can be applyed to jitter tolerance test of high speed interfaces has been developed and demonstrated. By this method, jitter injection is dynamically and synchronously controllable. Furthermore, it is small enough to apply to highly parallel ATE systems.

原稿種別: 日本語

PDFファイルサイズ: 978 Kバイト