100GbE向け25Gbps， 2.8mW/Gbps低電力CMOSレーシーバの開発

カテゴリ: 研究会(論文単位)

論文No: ECT10061

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/06/11

タイトル(英語): A 25-Gb/s, 2.8-mW/Gb/s Low Power CMOS Optical Receiver for 100-Gb/s Ethernets

著者名: 結城 文夫((株)日立製作所　中央研究所),竹本 享史((株)日立製作所　中央研究所),山下 寛樹((株)日立製作所　中央研究所),李 英根((株)日立製作所　中央研究所),辻 伸二((株)日立製作所　中央研究所),西村 信治((株)日立製作所　中央研究所)

著者名(英語): Yuki Fumio(Hitachi,Ltd.,Central Research Laboratory),Takemoto Takashi(Hitachi,Ltd.,Central Research Laboratory),Yamashita Hiroki(Hitachi,Ltd.,Central Research Laboratory),Lee Yong(Hitachi,Ltd.,Central Research Laboratory),Tsuji Shinji(Hitachi,Ltd.,Central Research Laboratory),Nishimura Shinji(Hitachi,Ltd.,Central Research Laboratory)

キーワード: １００Ｇｂｉｔイーサネット|２５Ｇｂｐｓ|トランスインピーダンスアンプ|６５ｎｍ　ＣＭＯＳ|100-Gbit Ethernet|25Gbps|TIA|65nm CMOS

要約(日本語): 我々は、100Gbitイーサネット向け省電力光モジュールを実現するために25Gbps動作のトランスインピーダンスアンプ（TIA）を提案し、65nm CMOSテクノロジーを用いて設計・試作し消費電力2.8mW/Gbpsを実現した。

要約(英語): We demonstrate a high speed (25-Gb/s) and low power (2.8-mW/Gb/s) operation of a CMOS receiver for 100-Gb/s Ethernet, consisting of a novel transimpedance amplifier based on 65-nm CMOS technology and a back-illuminated PIN-PD.

原稿種別: 日本語

PDFファイルサイズ: 3,021 Kバイト