比較器の高速化に関する一検討

カテゴリ: 研究会(論文単位)

論文No: ECT10067

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/06/11

タイトル(英語): A Study of Delay Time Reduction on Comparators

著者名: 山田 耕平(富士電機ホールディングス(株))

著者名(英語): Yamada Kouhei(Fuji Electric Holdings Co.,Ltd)

要約(日本語): 伝播遅延の削減が可能な新しい比較器の回路構成を提案した。この比較器は、差動増幅器、その出力を受ける単相増幅器、単相増幅器の出力を波形整形するインバータに、単相増幅器の出力から差動増幅器の出力への帰還回路を加えて構成されている。また、提案回路の設計手法および留意点を示すとともに、その有効性をシミュレーションにて確認した。

原稿種別: 日本語

PDFファイルサイズ: 652 Kバイト