逐次比較型ADコンバータのマルチビット化の一手法

カテゴリ: 研究会(論文単位)

論文No: ECT10069

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/06/11

タイトル(英語): A implementation technique of a multibit succesive approximaition resister AD converter

著者名: 國方 直也(大阪大学),今井 快多(大阪大学),井戸 徹(大阪大学),谷口 研二(大阪大学)

著者名(英語): Kunikata Naoya(Osaka University),Imai Kaita(Osaka University),Ido Toru(Osaka University),Taniguchi Kenji(Osaka University)

キーワード: 逐次比較型ＡＤコンバータ|４端子コンパレータ|マルチビット|ＡＤコンバータ|高速化|SAR-ADC|4input comparator|multibit|ADC|high speed

要約(日本語): 逐次比較型ADコンバータは各種ADコンバータ方式の中で低消費電力であるが低速な方式である。比較動作のマルチビット化により高速動作に適した構成も提案されているが、比較電圧を生成するDAコンバータに用いるキャパシタが非常に多くなってしまう。本研究では比較電圧生成に使用するキャパシタの数を抑えつつ、マルチビット比較動作の逐次比較型ADコンバータを構成する手法を提案する。

原稿種別: 日本語

PDFファイルサイズ: 699 Kバイト