基板バイアス効果を用いた従来低電力化技術の改善の研究

カテゴリ: 研究会(論文単位)

論文No: ECT10103

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/10/29

タイトル(英語): An improvement of traditional Low-power technology utilizing substrate bias

著者名: 不破 幸祐(青山学院大学),松谷 康之(青山学院大学)

著者名(英語): Kosuke Fuwa(Aoyama Gakuin University),Yasuyuki Matsuya(Aoyama Gakuin University)

キーワード: 低消費電力|ＶＴＣＭＯＳ|ＭＴＣＭＯＳ|基板バイアス効果|しきい値電圧|Low-Power|VTCMOS|MTCMOS|Body-bias effect|Threshold-Voltage

要約(日本語): CMOSLSIの低消費電力技術として知られるVTCMOS技術を応用し、電源電圧0.5Vにおける論理回路の一時高速化について検討した。提案回路としてNwell電位制御回路を提案し、シミュレーションにて高速化と低リークの両立を確認した。またMTCMOS技術の問題点である待機時DFFデータ消失の改善として、Nwell電位を実電源電圧に接続して仮想電源電圧を極低電圧に保つ構成を提案し、シミュレーションにてDFFデータを保持することを示した。

要約(英語): We apply to VTCMOS known Low-Power technology of CMOSLSI, and examine temporarily high-speed logic circuit in 0.5V supply-voltage. Nwell-Voltage-Control is proposed and confirmed that keep up both high-speed and low-leakage. Moreover, we propose a construct to keep imaginary supply-voltage in very low as improvement of MTCMOS have a problem disappear DFF data, show to keep DFF data in simulation.

原稿種別: 日本語

PDFファイルサイズ: 824 Kバイト