貫通電極付きシリコンインターポーザの開発

カテゴリ: 研究会(論文単位)

論文No: ECT10113

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2010/11/22

タイトル(英語): Developement of the silicon interposer with TSV

著者名: 倉持 悟(大日本印刷株式会社)

著者名(英語): Kuramochi Satoru(Dai Nippon Printing co ltd)

キーワード: シリコン貫通電極|三次元実装|めっき充填|インターポーザ|薄膜受動部品|高周波特性|Silicon through interconnection|3D integration|Filled plating|interposer|integrate passive|High freqency chrastristics

要約(日本語): 現在、モバイル端末をはじめとする電子機器の動向は軽薄短小化はもとより、高性能化、高機能化、複合化の要求が大きくなってきた。　また、半導体デバイスの集積化、小型化は著しく進歩し続け、実装技術に高度な要求が増し、究極の高密度化技術であるSi貫通電極型(TSV型)三次元実装が注目されてきている。　　このような背景の下、大日本印刷では、高精度DRIE技術、応力制御CVD成膜技術、薄膜素子形成技術、高アスペクトめっき充填技術、技術を開発しSi貫通孔電極（TSV）を有したシリコンインターポーザを開発した。　本稿では、加工プロセスの特徴と高周波特性を解説する。

要約(英語): As electronic product becomes smaller and lighter with an increasing number of function，the demand for high density and high integration becomes stronger. We have developed silicon based core technology, high aspect retio deep etching technology, functional thin film technology, silicon through interconnection via technology and wafer level bonding technology in our foundary. We can choice and combine these core technologies, it is possible to manufacture the new interposer with TSV. We have evaluated high frequency transmission characteristic of Si through hole by the measurement S21 parameter and 2D/3D electromagnetic simulation.

原稿種別: 日本語

PDFファイルサイズ: 5,969 Kバイト