連続時間型ΔΣ変調器におけるクロックジッタの影響を低減する方法に関する一検討

カテゴリ: 研究会(論文単位)

論文No: ECT11007

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/01/27

タイトル(英語): A study on reducing an effect of the clock jitter in a continuous-time

著者名: 福永 弘恭(法政大学),安田 彰(法政大学),吉野 理貴(法政大学),木村 有希(法政大学),矢代 真之(法政大学)

著者名(英語): Hiroyasu Fukunaga(Hosei University),Akira Yasuda(Hosei University),Michitaka Yoshino(Hosei University),Yuki Kimura(Hosei University),Masayuki Yashiro(Hosei University)

キーワード: ΔΣ変調器|クロックジッタ|予測器|ＤＡＣ|ＡＤＣ|delta-sigma modulator|clock jitter|predictor|DAC|ADC

要約(日本語): 連続時間型ΔΣ変調器(CTDSM)におけるクロックジッタの影響を低減する方法について提案する。CTDSMは、クロックジッタの影響で内部DACにおいて雑音が発生し、S/N比を劣化させてしまう。本論文では，内部DACの後段に予測器を挿入することでローパスフィルタとしての機能を持たせ，これにより内部DACのクロックジッタの影響を低減させる手法を検討する．

要約(英語): In the continuous-time delta-sigma modulator, the conversion accuracy is degraded by the clock jitter that varies the output signal of the DAC. A predictor (integrator) is inserted into the feedback path, which reduces the amplitude of the quantizer output of the delta-sigma modulator. Since this reduces the DAC error caused by the clock jitter, the SNR can be improved.

原稿種別: 日本語

PDFファイルサイズ: 748 Kバイト