8b/10b 5Gb/s シリアルデータ通信用信号検出回路

カテゴリ: 研究会(論文単位)

論文No: ECT11018

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/01/28

タイトル(英語): A Signal Detector for 8b/10b 5Gb/s Serial Data Communication System

著者名: 市川 裕悟(東京理科大学),兵庫 明(東京理科大学),関根 慶太郎(東京理科大学)

著者名(英語): Ichikawa Yugo(Tokyo University of Science),Hyogo Akira(Tokyo University of Science),Sekine Keitaro(Tokyo University of Science)

キーワード: 信号検出回路|ＣＭＯＳ|高速データ伝送|signal detector|CMOS|high-speed signal transmission

要約(日本語): 本稿では、8b/10b 5Gb/s シリアルデータ通信用信号検出回路を提案する。5Gb/sにおいて、従来回路では増幅器、エッジ検出回路の遅延が原因となり、サンプル/ホールド回路が入力信号をサンプル／ホールドできない。そこで提案回路では、6つのS/H制御信号、6つのS/H回路を用いて入力信号をサンプル/ホールドすることを可能にした。5Gb/sにおいて、提案回路は信号検出回路として動作する。

要約(英語): This paper presents a signal detector circuit for 5Gb/s data communication over electrical backplane. In a conventional circuit, the sample-and-hold circuit cannot sample-and-hold incoming signals due to the delays of edge detector and amplifier at 5Gb/s. The proposed circuit can sample-and-hold incoming signal with six control signals of sample-and-hold circuits, six sample-and-hold circuits. It can work at 5Gb/s.

原稿種別: 日本語

PDFファイルサイズ: 817 Kバイト