小面積・低消費電力５Ｇｂ／ｓ　ＳｅｒＤｅｓマクロの開発

カテゴリ: 研究会(論文単位)

論文No: ECT11035

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/03/25

タイトル(英語): 5Gb/s SerDes Macro Optimized to Low Cost and Low Power Consumption

著者名: 川原 聡(富士通LSIソリューション),大本 修平(富士通LSIソリューション),立石 桂太(富士通LSIソリューション),樋口 智一(富士通LSIソリューション),富田 安基(富士通研究所),山口 久勝(富士通研究所)

著者名(英語): Kawahara Satoshi(FUJITSU LSI SOLUTIONS LIMITED),Ohmoto Shuhei(FUJITSU LSI SOLUTIONS LIMITED),Tateishi Keita(FUJITSU LSI SOLUTIONS LIMITED),Higuchi Tomokazu(FUJITSU LSI SOLUTIONS LIMITED),Tomita Yasumoto(FUJITSU LABORATORIES LTD.),Yamaguchi Hisakatsu(FUJITSU LABORATORIES LTD.)

キーワード: ５Ｇｂｐｓ|小面積|低消費電力|Ｓｅｒｄｅｓ|ＣＤＲ|適応等化|5Gbps|Low Cost|Low Power|Serdes|CDR|Equalizer

要約(日本語): データ転送高速化と消費電力低減要求に応えるため、5Gbpsで動作する小面積・低消費電力65nm CMOS Serdesマクロを開発した。送信回路はデジタルコードで波形振幅を調整し、伝送路の高周波損失補償を容易にした。受信回路にはPI方式のCDRを採用し、波形等化器は適応等化ロジックで最適化される。これらの機能により18dB伝送損失でも良好な送受信特性を実現した。

要約(英語): We have developed a 5Gbps serdes macro optimized to low cost and low power consumption. The macro includes a trasmitter and receiver unit with adjusted digital code. The receiver has a CDR and equalizer, which is capable of equalizing transmission line with up to 18dB loss at 2.5GHz.

原稿種別: 日本語

PDFファイルサイズ: 728 Kバイト