MOSFETの寄生容量を考慮したE級電力増幅回路の効率改善

カテゴリ: 研究会(論文単位)

論文No: ECT11040

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/03/25

タイトル(英語): A class-E power amplifier improved power efficiency by considering parasitic capacitances

著者名: 宮内 大(東京理科大学),兵庫 明(東京理科大学),関根 慶太郎(東京理科大学)

著者名(英語): Miyauchi Dai(Tokyo university of science),Hyogo Akira(Tokyo university of science),Sekine Keitaro(Tokyo university of science)

キーワード: ＣＭＯＳ|ＲＦ|Ｅ級電力増幅回路|効率|寄生容量|CMOS|RF|Class-E power amplifier|efficiency|parasitic capacitor

要約(日本語): 本稿では、スイッチとしてカスコード接続したMOSFETを用いるE級電力増幅回路の効率を改善する構成を提案する。提案するE級電力増幅回路は、効率を改善するために、ソース接地MOSFETと並列にインダクタを挿入した従来の構成に加え、ゲート接地MOSFETと並列にキャパシタを挿入する。シミュレーションの結果、従来構成と比較して、ドレイン効率を4％向上した。

要約(英語): This paper presents a cascode class-E power amplifier(PA) improved power efficiency by keeping total parasitic capacitance paralleled switch. A conventional cascode class-E PA has a inductor connected to a paralleled common-source transistor. The proposed class-E PA inserts a capacitor paralleled common-gate transistor added the conventional circuit. The simulation results using 0.35 um CMOS technology show that the proposed circuit improves the drain efficiency of 4% compared to the conventional one.

原稿種別: 日本語

PDFファイルサイズ: 643 Kバイト