0.5V入力、効率96%のゲートブースト方式チャージポンプ回路の実証

カテゴリ: 研究会(論文単位)

論文No: ECT11069

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/10/20

タイトル(英語): A 0.5-V Input Gate Boosted Charge Pump circuit with 96% Efficiency

著者名: 劉 良勝(半導体理工学研究センター),大熊 康介(半導体理工学研究センター),石田 光一(東京大学),張 信(東京大学),陳 柏宏(東京大学),渡辺 和紀(半導体理工学研究センター),高宮 真(東京大学),桜井 貴康(東京大学)

著者名(英語): Ryu Yoshikatsu(Semiconductor Technology Academic Research Center),Okuma Yasuyuki(Semiconductor Technology Academic Research Center),Ishida Koichi(The University of Tokyo),Zhang Xin(The University of Tokyo),Chen Po-Hung(The University of Tokyo),Watanabe Kazunori(Semiconductor Technology Academic Research Center),Takamiya Makoto(The University of Tokyo),Sakurai Takayasu(The University of Tokyo)

要約(日本語): 本研究では、シングルセルの太陽電池で動作するSoCを実現することを目指している。シングルセルの太陽電池の出力電圧は明るさに応じて0.3V～0.5Vに変化する。ロジック回路は電源電圧（VDD）=0.3V～0.5Vにおいてエネルギー効率最大で動作するので好適である。一方、アナログ・無線回路やI/O回路はVDD=1V程度以上で動作させるのが好ましい。従って、太陽電池の出力をチャージポンプ回路を用いて2倍昇圧し、アナログ・無線回路やI/O回路に供給することが考えられる。そこで、本研究では2倍昇圧チャージポンプ回路が0.3V～0.5V入力というNear-threshold領域においても効率の大幅な劣化なく動作するかどうかを65nm CMOSでのチップ試作・実測により検証した。

原稿種別: 日本語

PDFファイルサイズ: 1,150 Kバイト