3値参照電圧を用いた容量DACの設計

カテゴリ: 研究会(論文単位)

論文No: ECT11075

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/10/20

タイトル(英語): A Design of Capacitive DAC Using Three-Level Reference Voltage

著者名: 大城 啓吾(九州大学),兼本 大輔(九州大学),金谷 晴一(九州大学),ポカレル ラメシュ(九州大学),吉田 啓二(九州大学)

著者名(英語): Oshiro Keigo(Kyushu University),Kanemoto Daisuke(Kyushu University),Kanaya Haruichi(Kyushu University),Pokharel Ramesh(Kyushu University),Yoshida Keiji(Kyushu University)

キーワード: デジタルアナログ変換器|容量ＤＡＣ|３値参照電圧|ＤＮＬ|ＩＮＬ|digital-to-analog converter|capacitive DAC|three-level reference voltage|DNL|INL

要約(日本語): 容量DACの誤差を低減するための手法として3値参照電圧を用いた方式を提案する。キャパシタのスイッチングに用いる参照電圧を2値から3値に増やすことにより素子のばらつきによる誤差を低減でき、さらに差動出力型で構成した場合に追加の参照電圧源が不要となることを示す。また、実際に本方式を用いた10-bit DACを設計し、回路シミュレーションにより検証を行った。

要約(英語): A capacitive digital-to-analog converter (DAC) using three-level reference voltage is presented. It is allowed to reduce differential non-linearity (DNL) and integral non-linearity (INL) caused by capacitive mismatch. The simulation results of binary weighted DAC utilizing proposed method show 50% reduction in DNL and INL. Furthermore additional reference voltage source is not required to be implemented by taking advantage of differential signaling.

原稿種別: 日本語

PDFファイルサイズ: 1,865 Kバイト