シグマデルタ型タイムデジタイザ回路の検討

カテゴリ: 研究会(論文単位)

論文No: ECT11077

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/10/20

タイトル(英語): Sigma-Delta Time-to-Digital Converter Architecture

著者名: 上森 聡史(群馬大学),土井 佑太(群馬大学),小林 春夫(群馬大学),小林 修(半導体理工学研究センター),松浦 達治(群馬大学),新津 葵一(群馬大学)

著者名(英語): Uemori Satoshi(Gunma University),Doi Yuta(Gunma University),Kobayashi Haruo(Gunma University),Kobayashi Osamu(STARC),Matsuura Tatsuji(Gunma University),Niitsu Kiichi(Gunma University)

キーワード: タイムデジタイザ|時間計測|シグマデルタ変調|高速ＩＯ回路テスト|Time-to-Digital Converter|Time Measurement|Sigma-Delta Modulation|High-Speed IO Interface Circuit Testing

要約(日本語): 高速IOインターフェース回路のテストにおいて、クロック時間間隔を高精度で計測するために使用するシグマデルタ変調を用いるタイムデジタイザ回路について検討したので報告する。

要約(英語): This paper describes a sigma-delta-type time-to-digital circuit for high-speed IO interface circuit testing.

原稿種別: 日本語

PDFファイルサイズ: 1,204 Kバイト