ゲート共有型FG-MOSインバータ回路の高速化技術の検討

カテゴリ: 研究会(論文単位)

論文No: ECT11082

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/10/20

タイトル(英語): Examination of speed-up technique for Gate-sharing FG-MOS inverter circuit

著者名: 加藤 卓(佐賀大学),佐々木 伸一(佐賀大学),中島 和紀(佐賀大学)

著者名(英語): kato suguru(Saga University),sasaki shinich(Saga University),nakashima kazunori(Saga University)

キーワード: ゲート共有型ＦＧ－ＭＯＳインバータ|ＦＧ－ＭＯＳトランジスタ|３次元ゲート電極構造|Gate-sharing FG-MOS inverter|FG-MOS transistor|three dimension gate electrode structure

要約(日本語): 本研究室では，多値論理回路に用いるフローティングゲート共有型FG-MOSインバータ回路の高速化を目的に，３次元ゲート電極構造を提案している．本稿では，３次元ゲート電極構造が特性に影響を及ぼすのか検討し，直流特性より多値論理回路に適用できるのか評価した．３次元ゲート電極構造を使用できるCMOSプロセスを明らかにし，閾値可変幅拡大に向けて新たに回路を提案した．

原稿種別: 日本語

PDFファイルサイズ: 1,710 Kバイト