弱反転領域動作をする4端子MOSFETモデルの検討

カテゴリ: 研究会(論文単位)

論文No: ECT11083

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/10/20

タイトル(英語): A study of the four-terminal MOSFET model in subthreshold region.

著者名: 野口 文彦(明治大学),関根 かをり(明治大学)

著者名(英語): Noguchi Fumihiko(Meiji University),Sekine Kawori(Meiji University)

キーワード: 弱反転領域|電圧減算回路|拡散電流|２段積み構成ＭＯＳＦＥＴ|基板効果

要約(日本語): 本研究では弱反転領域において拡散電流に基づく4端子MOSFETモデル式についてn型構成基板効果補償回路を0.18μmのn-well CMOSプロセスを用いて制作・実測したものを理論と比較検討する。基板効果補償回路はn-MOSFETを2段積み構成とした減算回路でプロセスによって異なるゲート電圧劣化係数を抽出し、温度特性についても検討し、抽出回路を用いた応用回路を提案する。

要約(英語): This paper mentions a study of measured gate voltage degradation coefficient for two- MOSFETs voltage degradation coefficient extraction circuit. The gate voltage degradation coefficient is derived from diffusion current of pn junction associated with body effect.Temperature dependence of the gate voltage degradation coefficient is also measured and modeled. As an application, a subtractor with the gate voltage degradation coefficient extraction circuit is proposed.

原稿種別: 日本語

PDFファイルサイズ: 1,038 Kバイト