インピーダンス・スケーリング回路の性能改善の検討

カテゴリ: 研究会(論文単位)

論文No: ECT11085

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2011/10/21

タイトル(英語): A Study of improvement of Impedance Scaling circuit

著者名: 松元 藤彦(防衛大学校),阿部 友美(防衛大学校),大淵 武史(防衛大学校),石尾 隆太郎(防衛大学校)

著者名(英語): Matsumoto Fujihiko(National Defense Academy),Abe Tomomi(National Defense Academy),Ohbuchi Takeshi(National Defense Academy),Ishio Ryutaro(National Defense Academy)

キーワード: ＭＯＳ　アナログ集積回路|低周波用アナログ回路|インピーダンス・スケーリング回路|Analog Integrated Circuit|Low Frequency Analog Circuit|Impedance Scaling Circuit

要約(日本語): インピーダンス・スケーリング回路は負帰還回路技術を用いて、インピーダンス素子の見かけ上の値を大きく又は小さくするための回路である。著者らの研究において、コンデンサの容量値を電流負帰還回路によって大きくするための回路の性能改善に関する検討を行った。本稿では、従来回路の問題点を指摘し、特性を改善するための回路技術を提案する。

原稿種別: 日本語

PDFファイルサイズ: 762 Kバイト