電源電圧変動除去比を改善したトランスインピーダンス回路の設計

カテゴリ: 研究会(論文単位)

論文No: ECT12015

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2012/01/20

タイトル(英語): Technique for improving power supply rejection ratio in transimpedance amplifier design

著者名: 矢崎 徹(日立製作所),中條 徳男(日立製作所),大畠 賢一(鹿児島大学)

著者名(英語): Yazaki Toru(Hitachi Ltd),Chujo Norio(Hitachi Ltd),Ohhata Kenichi(Kagoshima University)

キーワード: 光受信機|光配線|トランスインピーダンスアンプ|電源電圧変動除去比|optical receiver |optical interconnection|transimpedance amplifier|power supply rejection ratio|PSRR

要約(日本語): 近年、半導体プロセスの微細化に伴う電源電圧の低電圧化により、信号対雑音比が低下し、電源雑音による信号品質の劣化が問題となっている。本論文では、トランスインピーダンスアンプにおける電源電圧変動除去比を改善する新たな手法を提案し、提案回路を光受信機に適用した試作結果について述べる。

要約(英語): This paper describes a circuit design of CMOS transimpedance amplifier (TIA) which improves the power supply rejection ratio (PSRR). In the proposed technique, an additional reversed phase signal path from power supply to the TIA output is created to reduce voltage supply noise. The simulation results show that PSRR is enhanced up to 96.6dB at 10MHz. The proposed TIA is applied to an optical receiver that includes limiting amplifiers and an output buffer is fabricated in 90nm CMOS technology. The measurement results with an InGaAs/InP photo diode provide clear 20Gbps eye opening.

原稿種別: 日本語

PDFファイルサイズ: 2,277 Kバイト