基板雑音の低減に適した回路分割型構成回路のレイアウト

カテゴリ: 研究会(論文単位)

論文No: ECT12028

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2012/03/29

タイトル(英語): Effective layouts of multi-path circuit for reducing substrate noise

著者名: 鈴木 啓司(東京工業大学),高木 茂孝(東京工業大学),ニコデムス レディアン(東京工業大学),佐藤 広生(東京工業大学)

著者名(英語): Suzuki Hiroshi(Tokyo Institute of Technology),Takagi Shigetaka(Tokyo Institute of Technology),Nicodimus Retdian(Tokyo Institute of Technology),Sato Hiroki(Tokyo Institute of Technology)

キーワード: 基板雑音|レイアウト|基板モデル|substrate noise|layout|substrate model

要約(日本語): 本稿では基板雑音の低減に適した回路分割型構成回路のレイアウトを検討している。最も実用的と考えられる4分割の場合について、分割された各回路の基板雑音低減に適した1次元配置ならびに2次元配置を提案している。さらに格子状抵抗網による基板モデルを用いて、分割された各回路に加わる雑音電圧の大きさよりも変動分を小さくする方が基板雑音の低減に効果的であることを検証し、それを満たす配置の例を示している。

原稿種別: 日本語

PDFファイルサイズ: 667 Kバイト