デジタル信号タイミング試験用BOSTの検討

カテゴリ: 研究会(論文単位)

論文No: ECT12069

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2012/10/04

タイトル(英語): Built-Out Self-Test for Digital Signal Timing

著者名: 平林 大樹(群馬大学),荒川 雄太(群馬大学),河内 智(群馬大学),石井 正道(群馬大学),上森 聡史(群馬大学),佐藤 幸志(光サイエンス),小林 春夫(群馬大学),新津 葵一(群馬大学),高井 伸和(群馬大学)

著者名(英語): Hirabayashi Daiki(Gunma University),Arakawa Yuta(Gunma University),Kawauchi Satoru(Gunma University),Ishii Masamichi(Gunma University),Uemori Satoshi(Gunma University),Sato Koshi(Hikari Science),Kobayashi Haruo(Gunma University),Niitsu Kiichi(Gunma University),Takai Nobukazu(Gunma University)

キーワード: デジタル信号|タイミング|シグマデルタＴＤＣ|ＬＳＩ試験|ＢＯＳＴ|Digital Signal|Timing|Sigma-Delta TDC|LSI Testing|Buit-Out Self-test

要約(日本語): デジタル信号タイミング試験用のシグマデルタTDC回路をBOST(Built-Out Self-Test)としてPSoCで設計・試作・評価したものを報告する。

要約(英語): This paper presents design and measurement results of a sigma-delta (ΣΔ) time-to-digital converter (TDC) for high-speed I/O interface circuit or memory interface signal test applications; it can offer good accuracy with small circuitry. We have implemented the ΣΔ TDC using an analog FPGA or a programmable system-on-chip (PSoC) as a built-out self-test (BOST) circuit. We show that the ΣΔ TDC can realize timing measurement with high linearity and its design is relatively easy with PSoC, and thus our method would be practical.

原稿種別: 日本語

PDFファイルサイズ: 5,979 Kバイト