圧電素子制御回路の一構成法

カテゴリ: 研究会(論文単位)

論文No: ECT12080

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2012/10/05

タイトル(英語): A study on a Piezoelectric Element Control Circuit

著者名: 作田 健二(法政大学),安田 彰(法政大学),吉野 理貴(法政大学)

著者名(英語): Sakuda Kenji(Hosei University ),Yasuda Akira(Hosei University ),Yoshino Michitaka(Hosei University)

キーワード: デッドタイム生成回路|レベルシフト回路|バイアス回路|dead-time circuit|level-shift circuit|bias circuit

要約(日本語): 本論文では，レベルシフト回路の構成に定電流回路を組み込むことで，出力振幅の立ち上がり／下がり時間の短縮を可能とする圧電素子制御用ドライバ回路を提案する。デッドタイム生成回路とレベルシフト回路，バイアス回路を組み合わせてドライバ回路を構成し、出力段で生じる貫通電流を，昇圧後の遅延量により制御し低減できる。実験結果より，レベルシフト後の出力振幅は，約2倍の改善を確認した。

要約(英語): In this paper, we have proposed a driver circuit for a piezoelectric element, which reduces the rise/fall time of an output signal with a constant current circuit and a level-shift circuit. The driver architecture that combines a dead-time circuit, a level-shift circuit, and a bias circuit reduces a through current in an output stage. The output amplitude is approximately two times higher than input the swing of the level-shift circuit.

原稿種別: 日本語

PDFファイルサイズ: 946 Kバイト