電流制御型リングディレイライン（RDL）を用いた時間分解能型AD変換器（ＴＡＤ）の線形性の改善

カテゴリ: 研究会(論文単位)

論文No: ECT12089

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2012/12/21

タイトル(英語): Improvement of linearity of Time Analog to Dogital Converter (TAD) with current-controlled Ring Delay Line (RDL)

著者名: 鈴木 亮(横浜国立大学),渡辺 高元(デンソー),田口 信幸(デンソー),山内 重徳(デンソー),寺澤 智仁(デンソー),増田 純夫(横浜国立大学),足立 武彦(横浜国立大学)

著者名(英語): Suzuki Ryo(Yokohama National University),Watanabe Takamoto(DENSO CORPORATION),Taguchi Nobuyuki(DENSO CORPORATION),Yamauchi Shigenori(DENSO CORPORATION),Terazawa Tomohito(DENSO CORPORATION),Masuda Sumio(Yokohama National University),Adachi Takehiko(Yokohama National University)

キーワード: ＴＡＤ|リングディレイライン|ＡＤ変換器|線形性|Time to analog digital converter|Ring delay line|AD converter|liniality

要約(日本語): A/D変換器は、家電製品をはじめ自動車、産業機器などに広く用いられるキーデバイスであるが、用途に応じて分解能・消費電力・変換速度などの性能向上に関する研究・開発が活発に行われている。時間分解能型 A/D変換 (TAD) は、高分解能で低電源電圧動作に適するなど優れた特徴を持つ A/D変換 として注目を集めている。しかし、TAD は構造上、入出力特性に非線形性があるため、用途に応じて対策を附して活用されてきた。そこで、筆者らは、TAD に用いられるリングディレイライン（RDL）に電流制御型リングディレイラインを用いた TAD を提案し試作を進めている。本報告では、シミュレーションにより、電流制御型リングディレイラインに用いる MOS トランジスタのサイズや抵抗値とリングディレイラインの周波数との関係を明らかにした。シミュレーション結果を元に設計を行ったところ、線形性誤差の低減が実現でき、基本型 TAD の約10分の1の線形誤差が得られることが確かめられた。

要約(英語): We proposed the TAD made using current-controlled ring delay line (RDL). In this paper, we have investigated the relation between the MOS FET device sizes and the resistor values of the current-controlled ring delay line. Simulation has showed linearity improvement of the TAD made using current-controlled ring delay line. Obtained nonlinearity is 1/10 of the standard TAD.

原稿種別: 日本語

PDFファイルサイズ: 951 Kバイト