遅延要素を用いた位相同期機構を有するPLLの検討

カテゴリ: 研究会(論文単位)

論文No: ECT13008

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2013/01/24

タイトル(英語): A study of the PLL with a Phase Locked mechanism using delay elements

著者名: 酒井 星矢(青山学院大学),井岡 惠理(青山学院大学),松谷 康之(青山学院大学)

著者名(英語): Sakai Seiya(Graduate School of Science and Engineering,Aoyama Gakuin University),Ioka Eri(Aoyama Gakuin University),Matsuya Yasuyuki(Graduate School of Science and Engineering,Aoyama Gakuin University)

要約(日本語): 分数分周方式の全デジタルPLLに対して、位相検出器をΔΣモジュレータと遅延要素を用いた位相同期機構で構成する回路を提案する。MATLAB/Simulinkシミュレーションにより、提案回路で位相同期可能であることを明らかとした。

原稿種別: 日本語

PDFファイルサイズ: 1,165 Kバイト