確率的時間ディジタイザ回路の自己校正技術

カテゴリ: 研究会(論文単位)

論文No: ECT13043

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2013/03/07

タイトル(英語): Self Calibration technique of Stochastic Time to Digital Converter

著者名: 土井 佑太(群馬大学),伊藤 聡志(群馬大学),西村 繁幸(群馬大学),李 恩思(群馬大学),小林 春夫(群馬大学),高井 伸和(群馬大学)

著者名(英語): Doi Yuta(Department of Electronics,Graduate School of Engineering,Gunma University ),Ito Satoshi(Department of Electronics,Graduate School of Engineering,Gunma University ),Nishimura Shigeyuki(Department of Electronics,Graduate School of Engineering,Gunma University ),Li Ensi(Department of Electronics,Graduate School of Engineering,Gunma University ),Kobayashi Haruo(Department of Electronics,Graduate School of Engineering,Gunma University ),Takai Nobukazu(Department of Electronics,Graduate School of Engineering,Gunma University )

キーワード: 時間計測|タイムディジタイザ|確率的ＴＤＣ|自己校正|ヒストグラム|Time Measurement|TDC|Stochastic TDC|Self-Calibration|Histogram

要約(日本語): タイムディジタイザ回路(TDC)は2つの信号のエッジ間の時間を測定しディジタル値として出力する回路であり、最新のCMOSプロセスで実装されている場合には数ピコ秒の時間分解能を達成することができる。TDCはディジタル回路でほとんどが構成されているため、微細ディジタルCMOSプロセスで実装するのに適している。この論文では高時間分解能および高線形性、および自己校正機能を持った新しいTDCアーキテクチャについて述べる。

原稿種別: 日本語

PDFファイルサイズ: 2,312 Kバイト