カスコード演算増幅器における位相補償方法の検討

カテゴリ: 研究会(論文単位)

論文No: ECT13073

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2013/07/05

タイトル(英語): A Study on Cascode Operational Amplifier Using Indirect Phase Compensation with Split-Length Transistors

著者名: 平本 充(東京理科大学),兵庫 明(東京理科大学),塚田 敏郎(東京理科大学)

著者名(英語): Mitsuru Hiramoto(Tokyo University of Science),Hyogo Akira(Tokyo University of Science),Tsukada Toshiro(Tokyo University of Science)

キーワード: ｒａｉｌ－ｔｏ－ｒａｉｌ|低消費電力|位相補償|演算増幅器|rail-to-rail|low power consumption|indirect phase compensation|operational amplifier

要約(日本語): 本稿では、Split-Lengthを用いた位相補償方法をカスコード増幅回路に用いた場合の有用性を検討した。また、図1の演算増幅器に文献(2)の位相補償を用いた場合の各特性を確認した。0.18umCMOSプロセスを用いたシミュレーションの結果、同じ消費電力で比較したところ利得帯域幅積が5.9[MHz]から12.2[MHz]に、スルーレートが立ち上がりで2.4[V/us]から5.4[V/us]、立ち下がりで3.0[V/us]から5.6[V/us]に向上し、零点がLHPに位置することを確認した。

要約(英語): This paper proposes an indirect phase compensation method using Split-Length transistors for a cascaded operational amplifier. Compared to classical indirect phase compensation, both unity-gain frequency and slew rate of cascaded operational amplifier are improved by using this new compensation. The simulation results show that unity-gain frequency and slew rate were improved from 5.9 MHz to 12.2 MHz and from 2.4 V/us to 5.4 v/us (rise up) or 2.0 V/us to 5.6 V/us (fall down),and zero located left-half-plane respectively, in 0.18um CMOS technology.

原稿種別: 日本語

PDFファイルサイズ: 610 Kバイト