アナログ集積回路研究室における設計データ管理効率化の試み

カテゴリ: 研究会(論文単位)

論文No: ECT13083

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2013/10/03

タイトル(英語): An attempt for efficient design data management at analog IC research laboratory

著者名: 安田 信孝(明治大学),石原 貴大(明治大学),森山 誠二郎(アナジックス),関根 かをり(明治大学)

著者名(英語): Yasuda Nobutaka(Meiji University),Ishihara Takahiro(Meiji University),Moriyama Seijiro(Anagix),Sekine Kawori(Meiji University)

要約(日本語): アナログCMOS集積回路の設計には実測データ、設計レイアウト、シミュレーションを相互に参照するデータ管理する必要がある。本研究室では、webベースのアナログ回路設計統合システムであるALBを導入し、設計資産を蓄積、共有、活用するためのシステムの提案を行い、ALBを改良した。今後、さらに生産性の高い低電圧アナログCMOS回路設計プラットフォームの構築を目指す。

要約(英語): Analog CMOS IC design needs a design data management system which allows quick cross-reference to measurement data, physical layout and simulation results. In our research laboratory, a web based analog circuit design and management system (ALB) has been installed to meet the needs. Based on our proposal for IP design reuse, several enhances have been made on ALB. We are further planning to build a high productivity design platform targeting low voltage Analog CMOS design.

原稿種別: 日本語

PDFファイルサイズ: 2,404 Kバイト