ADC/DAC のフィボナッチ数列を用いた冗長性設計の検討

カテゴリ: 研究会(論文単位)

論文No: ECT13087

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2013/10/04

タイトル(英語): ADC/DAC Redundancy Design Using Fibonacci Sequence

著者名: 小林 佑太朗(群馬大学),香積 正基(群馬大学),楊 志翔(群馬大学),小林 春夫(群馬大学)

著者名(英語): Kobayashi Yutaro(GUNMA UNIVERSITY),Kazumi Masaki(GUNMA UNIVERSITY),Yang Zhixiang(GUNMA UNIVERSITY),Kobayashi Haruo(GUNMA UNIVERSITY)

キーワード: フィボナッチ数列|ＡＤＣ|ＤＡＣ|冗長性|校正　|Fibonacci sequence|ADC|DAC|redundancy|calibration

要約(日本語): フィボナッチ数列を用いて、冗長アルゴリズム逐次比較近似ＡＤＣ設計および冗長性をもったＤＡＣの校正法を検討したので報告する。

要約(英語): This paper describes ADC/DAC design and calibration using Fibonacci sequence.

原稿種別: 日本語

PDFファイルサイズ: 1,907 Kバイト