パルス結合位相振動子ネットワークのCMOS集積回路化とその評価

カテゴリ: 研究会(論文単位)

論文No: ECT13117

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2013/11/29

タイトル(英語): A CMOS LSI Pulse-Coupled Phase Oscillator Network and Its Evaluation

著者名: 宮代 祐也(九州工業大学),松坂 建治(九州工業大学),東原 敬(九州工業大学),田中 宙夫(九州工業大学),田向 権(九州工業大学),森江 隆(九州工業大学)

著者名(英語): Miyadai Yuya(Kyushu Institute of Technology),Matsuzaka Kenji(Kyushu Institute of Technology),Tohara Takashi(Kyushu Institute of Technology),Tanaka Michio(Kyushu Institute of Technology),Tamukoh Hakaru(Kyushu Institute of Technology),Morie Takashi(Kyushu Institute of Technology)

キーワード: パルス結合位相振動子|大規模ネットワーク|ＬＳＩ実装|Pulse-coupled phase oscillator|Large scale network|LSI implementation

要約(日本語): パルス結合位相振動子ネットワークのCMOS回路を設計し、LSI試作を行い、その測定・評価を行った結果を示す。CMOS LSIは0.25ミクロン製造技術で設計・試作し、5mm角チップに32x32個の振動子よりなる隣接結合ネットワークを実装した。試作チップによりこの振動子ネットワークの同期現象を観測し、その特性を評価した。

要約(英語): This report describes a CMOS LSI pulse-coupled phase oscillator network and its evaluation results. A LSI chip was designed and fabricated using 0.25 micron CMOS technology, and implemented a neighboring-connected network consisting of 32x32 oscillators in a 5 mm sq. chip area. Synchronization phenomena were observed and evaluated using a fabricated chip.

原稿種別: 日本語

PDFファイルサイズ: 597 Kバイト