フラッシュ型タイムデジタイザ回路のヒストグラム法による自己校正の実験検証

カテゴリ: 研究会(論文単位)

論文No: ECT14006

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2014/01/23

タイトル(英語): Experimental Verification of Flash-type TDC Self-Calibration with Histogram Method

著者名: 中條 剛志(群馬大学),平林 大樹(群馬大学),加藤 健太郎(鶴岡工業高等専門学校),李 从兵(群馬大学),李 恩思(群馬大学),小林 佑太朗(群馬大学),王 俊善(群馬大学),佐藤 幸志(光サイエンス),小林 春夫(群馬大学)

著者名(英語): Takeshi Chujo(Gunma University),Daiki Hirabayashi(Gunma University),Kentaroh Katoh(Tsuruoka National College of Technology),Congbing Li(Gunma University),Ensi Li(Gunma University),Yutaro Kobayashi(Gunma University),Junshan Wang(Gunma University),Koshi Sato(Hikari Science),Haruo Kobayashi(Gunma University)

キーワード: 時間－デジタル変換器|自己校正|時間測定|Time-to-Digital Converter|Self-Calibration|Time Measurement

要約(日本語): 高速I/ Oインタフェース回路における、ディジタル信号間の時間差テスト用フラッシュ型タイムデジタイザ回路のヒストグラム法を用いた自己校正アーキテクチャを提案する。また、提案回路についてPSoCを用いて実装し、自己校正によって良好な線形性を得られたことを示す。

要約(英語): This paper describes the architecture and principle of time-to-digital converters (TDC) with self-calibration for high-speed I/O interface circuit test applications. We have implemented the proposed TDC using a programmable system-on-chip (PSoC), and we show here that the proposed TDC can realize timing measurement with good linearity.

原稿種別: 日本語

PDFファイルサイズ: 2,115 Kバイト