デバイスミスマッチに頑健なPWM方式CMOS結合回路の設計

カテゴリ: 研究会(論文単位)

論文No: ECT14011

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2014/01/23

タイトル(英語): Design of a PWM-mode CMOS coupled circuit robust to device mismatches

著者名: 上ノ原 誠二(九州工業大学),厚地 泰輔(九州工業大学),松坂 建治(九州工業大学),田向 権(九州工業大学),森江 隆(九州工業大学),合原 一幸(東京大学)

著者名(英語): Uenohara Seiji(Kyushu Institute of Technology),Atuti Daisuke(Kyushu Institute of Technology),Matsuzaka Kenji(Kyushu Institute of Technology),Tamukoh Hakaru(Kyushu Institute of Technology),Morie Takashi(Kyushu Institute of Technology),Aihara Kazuyuki(The University of Tokyo)

キーワード: デバイスミスマッチ|ＰＷＭ|ＣＭＯＳ|非線形結合マップ|device mismatches|PWM|CNOS|nonlinear coupled map

要約(日本語): CMOS集積回路技術を用いた大規模結合非線形システムを発展させるために，我々はデバイス間ばらつきに頑健なPWM方式のCMOS結合回路を提案する．提案回路はDCオフセット電圧ばらつきに対して頑健なコンパレータと電流値/容量値を補償する回路を持つ．本研究では，提案回路がパラメータばらつきに対して頑健であることをHSPICEを用いた回路シミュレーションにより確認した．

要約(英語): In order to develop large-scale coupled nonlinear dynamical systems using CMOS integrated circuits, we propose a PWM mode CMOS coupled circuit robust to device mismatches. The proposed circuit includes a comparator robust to DC voltage offset, and a current/capacitance compensation circuit. We verified the robustness of the proposed circuit by HSPICE circuit simulation.

原稿種別: 日本語

PDFファイルサイズ: 1,748 Kバイト