オンチップデジタル補正による高精度/高速逐次比較ADCの実用化

カテゴリ: 研究会(論文単位)

論文No: ECT14028

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2014/01/24

タイトル(英語): A High Precision/Fast SAR ADC with On-Chip Digital Correction in Practical Design

著者名: 中根 秀夫(ルネサスエレクトロニクス),氏家 隆一(ルネサスエレクトロニクス),大島 俊(日立製作所),山本 崇也(ルネサスエレクトロニクス),木村 圭助(ルネサスエレクトロニクス),奥田 裕一(ルネサスエレクトロニクス),築地 孝典(ルネサスエレクトロニクス),松浦 達治(東京都市大学)

著者名(英語): Hideo Nakane(Renesas Electronics Corp.),Ryuichi Ujiie(Renesas Electronics Corp.),Takashi Oshima(Hitachi Ltd.),Takaya Yamamoto(Renesas Electronics Corp.),Keisuke Kimura(Renesas Electronics Corp.),Yuichi Okuda(Renesas Electronics Corp.),Kosuke Tsuiji(Renesas Electronics Corp.),Tatsuji Matsuura(Tokyo City University)

キーワード: 逐次比較ＡＤＣ|ディジタル補正|非２進変換|SAR ADC|digital correction|non-binary conversion

要約(日本語): 本稿ではデジタル補正を用いたチャージシェア型逐次比較ADCの実用的な設計結果について報告する。非2進変換とその校正/補正技術により、高効率なADCを小面積、低消費電力で実現し、その有効性を確認した。本ADCはサンプリング周波数52MS/sにおいて、ENOB = 10.8bit、消費電力2.6mW(アナログ部）、1.44mW(ディジタル部）を実現している。

要約(英語): A practical design using digital correction technique for charge-sharing SAR ADC is shown. Non-binary conversion and its calibration/correction techniques serve a realization of high efficient ADC with small area and small power consumption. This ADC achieves ENOB of 10.8-bit at 52MS/s, power consumption of 2.6mW in analog, 1.44mW in digital.

原稿種別: 日本語

PDFファイルサイズ: 1,584 Kバイト