デルタシグマTDCを用いた位相ノイズ測定

カテゴリ: 研究会(論文単位)

論文No: ECT14064

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2014/07/04

タイトル(英語): Phase Noise Testing Using Delta-Sigma TDC

著者名: 大澤 優介(群馬大学),平林 大樹(群馬大学),針谷 尚裕(群馬大学),小林 春夫(群馬大学),新津 葵一(名古屋大学),小林 修(半導体理工学研究センター)

著者名(英語): Yusuke Osawa(Gunma University),Daiki Hirabayashi(Gunma University),Naohiro Harigai(Gunma University),Haruo Kobayashi(Gunma University),Kiichi Niitsu(Nagoya University),Osamu Kobayashi(Semiconductor Technology Academic Research Center)

キーワード: 位相ノイズ|ＴＤＣ|デルタシグマ|ＰＬＬテスト|Phase Noise Measurement|Time-to-Digital Converter|Delta-Sigma Modulation|PLL Testing

要約(日本語): 本論文では、デルタシグマTDCを用いた２つの位相ノイズ測定法について検証を行った。１つは基準クロックを用いた方法であり、もう１つは基準クロックを用いない方法である。この２つの測定方法は小規模の回路で実現することが可能である。そのため、低コストで高品質の位相ノイズ測定・テストが実現できる。

要約(英語): This paper describes two phase noise measurement and testing techniques for a clock using a delta-sigma time-to-digital converter (TDC).One is with a reference signal, and the other is without a reference signal. Both proposed techniques can be implemented with relatively small circuitry.The proposed techniques enable low cost and high quality phase noise measurement and testing.

原稿種別: 日本語

PDFファイルサイズ: 1,169 Kバイト