マルチビットデルタシグマ型タイムデジタイザ回路のFPGA実現・測定検証

カテゴリ: 研究会(論文単位)

論文No: ECT14067

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2014/10/09

タイトル(英語): Experimental Verification of Multi-bit Sigma-Delta TDC

著者名: 中條 剛志(群馬大学),平林 大樹(群馬大学),荒船 拓也(群馬大学),佐藤 幸志(光サイエンス),小林 春夫(群馬大学)

著者名(英語): takeshi chujo(Gunma University),Daiki Hirabayashi(Gunma University),Takuya Arahune(Gunma University),Koshi Sato(Hikari Science),haruo kobayashi(Gunma University)

キーワード: タイムデジタイザ回路|時間測定|アナログＦＰＧＡ|デルタシグマ|Time-to-Digital Converters|Timing Measurement|Analog FPGA|Delta Sigma

要約(日本語): 本論文では、マルチビット化したデルタシグマタイムデジタイザ回路（TDC）について実装と測定結果を示す。実装にはアナログFPGA(Progtammable System-on-Chip: PSoC)を使用した。また、遅延素子の誤差によりTDCの線形性が減少してしまうため使用する遅延素子を順番に変更するDWAアルゴリズムを使用し線形性が向上したことを示す。

要約(英語): This paper describes architecture, implementation and measurement results of a multi-bit Delta Sigma Time-to-Digital Converters (TDC). We have implemented the proposed TDC using a Programmable System-on-Chip (PSoC), and its measurement results show that the TDC linearity can be improved with the Data Weighted Averaging algorithm.

原稿種別: 日本語

PDFファイルサイズ: 2,068 Kバイト