相補型ダイナミックコンパレータの検討

カテゴリ: 研究会(論文単位)

論文No: ECT14072

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2014/10/09

タイトル(英語): Analist of Complementary Dynamic Comparator

著者名: 平本 充(東京理科大学),兵庫 明(東京理科大学),松浦 達治(東京理科大学)

著者名(英語): Mitsuru Hiramoto(Tokyo University of Science),Akira Hyogo(Tokyo University of Science),Tatsuji Mtsuura(Tokyo University of Science)

キーワード: ダイナミックコンパレータ|ＣＭＯＳ|ラッチ|プリアンプ|相補型|高速|Dynamic Comparator|CMOS|Latch|Preamplifier|Complementary|High Speed

要約(日本語): 本稿では、相補型ダイナミックコンパレータを提案し、従来のダイナミックコンパレータと動作速度の比較を行った。0.18?mCMOSモデルパラメータを用いたシミュレーションの結果、VDD=1.0 [V]、Vcm=0.5 [V]、?Vin=10 [mV]において、提案回路が1.0 [Gs/s]、従来回路が0.7 [Gs/s]となることを確認した。

要約(英語): In this paper, a complementary dynamic comparator is proposed and compared with the conventional dynamic comparator with respect to sampling frequency. As a result of simulation using 0.18?mCMOS model parameter, sampling frequency of the complementary dynamic comparator achieves 1.0 [Gs/s], while that of the conventional dynamic comparator is 0.7 [Gs/s].

原稿種別: 日本語

PDFファイルサイズ: 1,369 Kバイト