[招待講演] VLSI チップにおける電源雑音の評価とモデリング

カテゴリ: 研究会(論文単位)

論文No: ECT14107

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2014/12/19

タイトル(英語): (Invited talk) Modeling and evaluation of power noise in VLSI chips

著者名: 永田 真(神戸大学)

著者名(英語): Makoto Nagata(Kobe University)

キーワード: 集積回路|システムオンチップ|パワーインテグリティ|電源供給網|電磁環境両立性|Integrated circuits|Systems on a chip|Power integrity|Power delivery network|Electromagnetic compatibility

要約(日本語): VLSI チップの電源ノイズに関して、オンチップ・モニタによる観測とチップ・パッケージ・ボードを統合した電源ノイズシミュレーションによる解析について述べる。また、マイクロプロセッサ、SRAM コア、シフトレジスタ、などのVLSI チップの構成要素について、電源ノイズを観測・解析した事例を紹介する。これらの最近の技術が、VLSIチップにおける電源ノイズやEMC 問題の理解に役立つことを述べる。

要約(英語): Power noise in VLSI chips will be discussed in its simulation and measurements, for on-chip componetns like a microprocessor, SRAM core, registers, and others. The understanding of power noise will help design for power integrity and electromagnetic compatibility as well.

原稿種別: 日本語

PDFファイルサイズ: 3,966 Kバイト