様々な入力ゲート容量を持つ接続の遅延等価配線法

カテゴリ: 研究会(論文単位)

論文No: ECT15012

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/01/22

タイトル(英語): A Delay Equivalent Routing for Interconnection with Various Input Gate Capacitances

著者名: 松下 充(高知大学),森本 裕介(高知大学),村岡 道明(高知大学),豊永 昌彦(高知大学)

著者名(英語): Mitsuru Matsushita(Kochi University),Yusuke Morimoto(Kochi University),Michiaki Muraoka(Kochi University),Masahiko Toyonaga(Kochi University)

キーワード: 等価遅延|信号処理|配線法|入力容量|equivalent-delay|signal processing|router|input capacitance

要約(日本語): 信号の遅延等価はノイズレスな信号処理において重要である．従来の遅延等価配線法は，配線長の等価，すなわちRC遅延の均等化を目標にしている．このとき，相手先の入力ゲート容量が異なると扱えない場合がある．そこで我々は，様々な入力ゲート容量で扱える新しい遅延等価配線法を提案する．いくつかのベンチマークの実験から，その有効性が示された.

要約(英語): The equivalent-delay is important in the noiseless signal processing. Conventional zero delay routers are targetting the wire length equivalence, i.e. RC delay equivalence. Consequently they can not handle elements with various input gate capacitances. In this paper, we propose a new equivalent-delay router for circuit with various input gate capacitances. Experiments for several benchmarks show its effectiveness.

原稿種別: 日本語

PDFファイルサイズ: 1,171 Kバイト