ΔΣモジュレータを用いた可変分周回路による分数分周ＰＬＬの検討

カテゴリ: 研究会(論文単位)

論文No: ECT15032

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/03/05

タイトル(英語): A study of fractional-N PLL using variable frequency divider of the Delta-Sigma modulator

著者名: 生沼 寛(青山学院大学),井岡 惠理(青山学院大学),松谷 康之(青山学院大学)

著者名(英語): Hiroshi Oinuma(Graduate school of Aoyama Gakuin University),Eri Ioka(Aoyama Gakuin University),Yasuyuki Matsuya(Aoyama Gakuin University)

キーワード: ＰＬＬ|ΔΣモジュレータ|ディザ|PLL|Delta-Sigma modulator|Dithering

要約(日本語): ΔΣモジュレータは直流入力に対して発振現象が起こることが知られている。ΔΣ型分数分周ＰＬＬでは、発振現象により出力周波数近傍にスプリアスが発生してしまう。従来では、入力にディザを重畳する手法が提案されている。本論文では３次ΔΣモジュレータを２個並列接続しディザを打ち消す手法を提案する。シミュレーションにより出力周波数近傍におけるスプリアスレベルが－１２２.１ｄＢｃであることを確認した。

要約(英語): The limit cycle oscillation occurs in the Delta-Sigma modulator when the input is zero. In this case, the spectrum of Delta-Sigma fractional-N PLL has the fractional spurious. In this paper, we propose the fractional-N PLL using variable frequency divider of the Delta-Sigma modulator that inhibits the limit cycle oscillation.

原稿種別: 日本語

PDFファイルサイズ: 1,177 Kバイト