任意のq値で設計可能なE/F3級電力増幅回路 に関する検討

カテゴリ: 研究会(論文単位)

論文No: ECT15033

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/03/05

タイトル(英語): A Study on Design of Class-E/F3 Power Amplifier with any q

著者名: 佐藤 智朗(東京理科大学),兵庫 明(東京理科大学),松浦 達治(東京理科大学)

著者名(英語): Tomoaki Sato(Tokyo University of Science),Akira Hyogo(Tokyo University of Science),Tatsuji Matsuura(Tokyo University of Science)

キーワード: 電力増幅回路|高周波|ＣＭＯＳ|耐圧|Power Amplifier|RF|CMOS|voltage capability

要約(日本語): 従来のE級PAはドレインのピーク電圧が電源電圧の3.5～3.6倍になるのが問題である。E/F3級PAはドレインのピーク電圧を下げることができるが設計の自由度が小さいという問題がある。また大きいインダクタンスを用いる必要がある。本稿では任意のq値で設計可能なE/F3級PAの設計方法を提案する。シミュレーションの結果設計自由度の改善を確認できた。例えばq=1.36のときインダクタンスを1つ減らすことができる。

要約(英語): In a conventional class-E power amplifier (PA), a drain peak voltage reaches to 3.5~3.6 times of a supply voltage. It is not desirable from device reliability. A class-E/F3 PA is known to have reduced drain peak voltage. However, conventional class-E/F3 PA design has no flexibility of the design parameters. Therefore, a large inductance L must be used. In this paper, we propose a design method of class-E/F3 PA with any q: ratio of actual operation frequency vs. resonant　frequency. Simulation results show that, we can confirm improvement of the flexibility of the design of class-E/F3 PA. For example, when we set q=1.36, one inductance can be eliminated by this design.

原稿種別: 日本語

PDFファイルサイズ: 1,146 Kバイト