確率的な手法を用いて出力誤差を低減した極低電圧逐次比較型A/D変換回路

カテゴリ: 研究会(論文単位)

論文No: ECT15043

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/03/06

タイトル(英語): Extremely low-voltage SAR-ADC reducing output error by using stochastic method

著者名: 谷村 直哉(明治大学),和田 和千(明治大学)

著者名(英語): Naoya Tanimura(Meiji University Graduate School),Kazuyuki Wada(Meiji University)

キーワード: 逐次比較|Ａ／Ｄ変換器|確率的手法|オフセットばらつき|極低電圧|Succesive Approximation|ADC|Stochastic method|Offset variation|Extremely low-voltage

要約(日本語): 低電源電圧でA/D変換を行う際、雑音や製造ばらつきの影響が相対的に大きくなってしまう。本稿では、雑音や製造ばらつきに対してコンパレータのしきい電圧が正規分布となる特性を利用し、各変換ステップにおいて複数のコンパレータ出力の多数決を取ることで変換出力とする構成を提案している。そして、コンパレータの搭載数を多くするほど出力誤差を低減できることを示している。

要約(英語): In an analog-to-digital converter operating at low supply voltage, the effect of noise and device mismatch becomes relatively large. In this paper it is proposed that conversion output is decided in each conversion step by taking majority of comparator outputs by using the feature that comparator threshold voltage follows the normal distribution of noise and device mismatch. Then, it is shown that it is possible to reduce the output error as to increase the number of comparators.

原稿種別: 日本語

PDFファイルサイズ: 1,741 Kバイト