HCIによるLDMOSの信頼性シミュレーションに使用する最大電界モデルの研究

カテゴリ: 研究会(論文単位)

論文No: ECT15049

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/07/02

タイトル(英語): Study of Maximum Electric Modeling used for HCI Induced Degradation Characteristic of LDMOS Transistors

著者名: 東野 将史(群馬大学),青木 均(群馬大学),築地 伸和(群馬大学),新井 薫子(群馬大学),轟 俊一郎(群馬大学),香積 正基(群馬大学),戸塚 拓也(群馬大学),小林 春夫(群馬大学)

著者名(英語): Masashi Higashino(Gunma University),Hitoshi Aoki(Gunma University),Nobukazu Tsukiji(Gunma University),Yukiko Arai(Gunma University),Syunitiro Todoroki(Gunma University),Masaki Kazumi(Gunma University),Takuya Tozuka(Gunma University),Haruo Kobayashi(Gunma University)

キーワード: 信頼性解析|経時劣化|経時劣化モデル|ＬＤＭＯＳ|デバイスモデリング|Reliability Analysis|Time Degradation|Aging Model|LDMOS|Device Model

要約(日本語): Laterally Diffused MOSFET (LDMOS)は，ドレイン領域を横方向に拡張することによりドレイン・ゲート間の電界強度を緩和する構造のMOSトランジスタである．高電圧・大電流で利用するため，ゲート端で電界強度が集中しHCIの影響が顕著となり，経時・温度劣化が問題となる．本研究では，直流ストレス電圧に対する依存は，電界強度に大きく影響し，シミュレーションに重要であることが判明したことから，モデルを開発，実験，検証したので，結果をレポートする.

要約(英語): This paper is report the maximum electric field model of laterally diffused MOSFET (LDMOS) transistors under the condition of high current injection effect, which affects reliability simulations. LDMOSs are operated under high-voltage and large-current biases, electric field increases at the gate edge. We present the investigation, formulations, and verifications of our maximum electric field model.

原稿種別: 日本語

PDFファイルサイズ: 1,432 Kバイト