出力電圧リプルを考慮したマルチフェーズコンバータの小面積化設計手法の提案

カテゴリ: 研究会(論文単位)

論文No: ECT15052

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/07/02

タイトル(英語): A study of small chip area fully integrated multi-phase converter with an acceptable voltage ripple

著者名: 小高 晃(山梨大学),佐藤 隆英(山梨大学)

著者名(英語): Akira Odaka(Yamanashi University),Takahide Satou(Yamanashi University)

キーワード: 完全集積化ＤＣ－ＤＣコンバータ|マルチフェーズコンバータ|スパイラルインダクタ|fully integrated DC-DC converter|multi-phase converter|spiral inductor

要約(日本語): 近年電子機器の省電力化のために動的電圧制御という技術が注目されている。効率的な動的電圧制御を行うためには完全集積化された電源回路が不可欠である。完全集積化に際して電源回路は限られた占有面積で実現しなければならないが、電源回路の素子値が小さくなるため、出力電圧リプルは増大する。本稿では所望の出力電圧リプルを実現しつつ、電源回路のチップ占有面積が最小となる素子値の決定法を示す。

要約(英語): A fully integrated DC-DC converter is a suitable approach to realize a dynamic voltage scaling. Nevertheless, it has a trade-off between its output voltage ripple and chip area. This paper proposes a design procedure which minimize the total chip area of a fully integrated multi-phase converter with an acceptable voltage ripple.

原稿種別: 日本語

PDFファイルサイズ: 1,487 Kバイト