FinFETによる断熱的論理回路の消費電力低減効果

カテゴリ: 研究会(論文単位)

論文No: ECT15060

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/07/03

タイトル(英語): Power Reducing Effectiveness of Adiabatic Logic using FinFET

著者名: 大野 修平(岐阜大学),高橋 康宏(岐阜大学),関根 敏和(岐阜大学)

著者名(英語): Shu-hei Ohno(Gifu University),Yasuhiro Takahashi(Gifu University),Toshikazu Sekine(Gifu University)

キーワード: ＦｉｎＦＥＴ|断熱的論理|低消費電力|FinFET|adiabatic logic|low power

要約(日本語): 本論文は，FinFET構造を用いた断熱的論理回路をを提案する．提案回路は従来の静的CMOS論理構造を用いた2相クロック断熱的論理(Two Phase Clocking CMOS Adiabatic Logic, 2PC2AL)を基にし，漏れ電流を制御する電流制御素子を加えることで，低消費電力化を達成する．提案回路は従来回路と比較し，100k-1MHzにおいて，消費エネルギーを約1/20に削減した．

要約(英語): This paper presents a new adiabatic logic using FinFET. The proposed logic is based on two phase clocking CMOS adiabatic logic (2PC2AL), and adds the current controlled circuit for leakage current reduction. From the simulation results, we see that the power of proposed logic is only about 1/20 of the conventional, when input frequency is 100k-1MHz.

原稿種別: 日本語

PDFファイルサイズ: 1,901 Kバイト