LSIテスターを用いたデジタル集積回路の動作検証

カテゴリ: 研究会(論文単位)

論文No: ECT15070

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/10/08

タイトル(英語): Operation Verification of the integral circuit with ASIC method using a LSI tester

著者名: 中野渡 陽平(愛知工業大学),鈴木 大晴(愛知工業大学),木村 尚哉(愛知工業大学),大嶋 奎介(愛知工業大学),五島 敬史朗(愛知工業大学),江口 一彦(愛知工業大学)

著者名(英語): yohei nakanowatari(Aichi Insutitute of technology),taisei suzuki(aichi institute of technology),naoya kimura(aishi insutitute of technology),keisuke ooshima(aichi insutitute of technology),keishiro goshima(aichi insutitute of technology),kazuhiko eguchi(aichi insutitute of technology)

キーワード: ＡＳＩＣ設計手法|ＬＳＩテスター|デジタル回路|ASIC design|LSI tester |digital circuit

要約(日本語): 我々は、AISIC設計手法を用いて７セグメントLED出力回路のRTL及びレイアウト設計を行った。その設計データをシャトル便制度を用いてICチップ化し、その性能検証をLSIテスタを用いて行った。その結果、レイアウト配置の違いによる動作スピードの変化を定量的に検証する事ができた。　

要約(英語): We disigned the RTL and leyaut for the 7segment digital circuits by means of ASIC process. And we verified the operation of the 7segment circuit using LSI tester.

原稿種別: 日本語

PDFファイルサイズ: 8,674 Kバイト