Pilaf : 超小型プロセッサIPの開発

カテゴリ: 研究会(論文単位)

論文No: ECT15071

グループ名: 【C】電子・情報・システム部門 電子回路研究会

発行日: 2015/10/08

タイトル(英語): Pilaf : Development of ultra-small processor IP

著者名: 米田 浩貴(広島市立大学),胡濱 良樹(広島市立大学),谷川 一哉(広島市立大学),児島 彰(広島市立大学),弘中 哲夫(広島市立大学)

著者名(英語): Hiroki Yoneda(Hiroshima City University),Yoshiki Ebisuhama(Hiroshima City University),Kazuya Tanigawa(Hiroshima City University),Akira Kojima(Hiroshima City University),Tetsuo Hironaka(Hiroshima City University)

キーワード: 小規模マイクロプロセッサ|１６ビットプロセッサ|８ビットプロセッサ|サブルーチンコール|ＩＰコア|間接参照|small scale microprocessor|16bit processor|8bit processor|subroutine calls|intellectual property core|indirect addressing

要約(日本語): 安価な小規模デバイスで、汎用性の高いマイクロプロセッサとして、利用できるPilafプロセッサを本研究室は開発している。Ｐｉｌａｆプロセッサはわずか8命令からなる命令セットを備え、400ゲート未満で構成できる大きさである。それに加え、間接アドレッシングやサブルーチンコールなども備える汎用性の高い命令セットを備えている。本発表ではＰｉｌａｆのアーキテクチャの詳細について報告する。

要約(英語): We develop Pilaf processor, as an inexpensive small-scale versatile microprocessor. Pilaf purocessor equips an instruction set that consists of only eight instructions, and it is implemented with less than 400 gates. In addition, Pilaf has high versatile instruction set including indirect addressing and subroutine calls. In this presentation we will report on the details of Pilaf architecture.

原稿種別: 日本語

PDFファイルサイズ: 1,119 Kバイト